--- 7.6/2025-02-07T09:54:13Z/2025-01-29T00:00:00Z/nm-bsd-ot14.txt	Fri Feb  7 11:12:08 2025
+++ 7.6/2025-02-07T09:54:13Z/2025-01-29T14:03:19Z/nm-bsd-ot14.txt	Fri Feb  7 13:15:36 2025
@@ -19375,42 +19375,42 @@ ffffffff81a0a000 T xspd_match
 ffffffff81a0a030 T xspd_attach
 ffffffff81a0a240 T xspd_intr
 ffffffff81a0b000 T virtio_pci_match
-ffffffff81a0b080 T virtio_pci_attach
-ffffffff81a0b3c0 T virtio_pci_detach
-ffffffff81a0b4b0 T virtio_pci_kick
-ffffffff81a0b500 T virtio_pci_read_device_config_1
-ffffffff81a0b530 T virtio_pci_read_device_config_2
-ffffffff81a0b560 T virtio_pci_read_device_config_4
-ffffffff81a0b590 T virtio_pci_read_device_config_8
-ffffffff81a0b620 T virtio_pci_write_device_config_1
-ffffffff81a0b650 T virtio_pci_write_device_config_2
-ffffffff81a0b680 T virtio_pci_write_device_config_4
-ffffffff81a0b6b0 T virtio_pci_write_device_config_8
-ffffffff81a0b720 T virtio_pci_read_queue_size
-ffffffff81a0b7a0 T virtio_pci_setup_queue
-ffffffff81a0bad0 T virtio_pci_setup_intrs
-ffffffff81a0bc10 T virtio_pci_get_status
-ffffffff81a0bc80 T virtio_pci_set_status
-ffffffff81a0bdf0 T virtio_pci_negotiate_features
-ffffffff81a0bf50 T virtio_pci_attach_finish
-ffffffff81a0c2a0 T virtio_pci_poll_intr
-ffffffff81a0c320 T virtio_pci_intr_barrier
-ffffffff81a0c3b0 T virtio_pci_intr_establish
-ffffffff81a0c430 T virtio_pci_set_msix_queue_vector
-ffffffff81a0c4b0 T virtio_pci_set_msix_config_vector
-ffffffff81a0c4f0 T virtio_pci_find_cap
-ffffffff81a0c6c0 T virtio_pci_attach_10
-ffffffff81a0cb90 T virtio_pci_attach_09
-ffffffff81a0cd00 T virtio_pci_adjust_config_region
-ffffffff81a0cdc0 T virtio_pci_setup_msix
-ffffffff81a0cf90 T virtio_pci_legacy_intr
-ffffffff81a0d060 T virtio_pci_legacy_intr_mpsafe
-ffffffff81a0d110 T virtio_pci_free_irqs
-ffffffff81a0d2d0 T virtio_pci_negotiate_features_10
-ffffffff81a0d580 T virtio_pci_msix_establish
-ffffffff81a0d7a0 T virtio_pci_config_intr
-ffffffff81a0d7e0 T virtio_pci_shared_queue_intr
-ffffffff81a0d7f0 T virtio_pci_queue_intr
+ffffffff81a0b070 T virtio_pci_attach
+ffffffff81a0b410 T virtio_pci_detach
+ffffffff81a0b500 T virtio_pci_kick
+ffffffff81a0b550 T virtio_pci_read_device_config_1
+ffffffff81a0b580 T virtio_pci_read_device_config_2
+ffffffff81a0b5b0 T virtio_pci_read_device_config_4
+ffffffff81a0b5e0 T virtio_pci_read_device_config_8
+ffffffff81a0b670 T virtio_pci_write_device_config_1
+ffffffff81a0b6a0 T virtio_pci_write_device_config_2
+ffffffff81a0b6d0 T virtio_pci_write_device_config_4
+ffffffff81a0b700 T virtio_pci_write_device_config_8
+ffffffff81a0b770 T virtio_pci_read_queue_size
+ffffffff81a0b7f0 T virtio_pci_setup_queue
+ffffffff81a0bb20 T virtio_pci_setup_intrs
+ffffffff81a0bc60 T virtio_pci_get_status
+ffffffff81a0bcd0 T virtio_pci_set_status
+ffffffff81a0be40 T virtio_pci_negotiate_features
+ffffffff81a0bfa0 T virtio_pci_attach_finish
+ffffffff81a0c2f0 T virtio_pci_poll_intr
+ffffffff81a0c370 T virtio_pci_intr_barrier
+ffffffff81a0c400 T virtio_pci_intr_establish
+ffffffff81a0c480 T virtio_pci_set_msix_queue_vector
+ffffffff81a0c500 T virtio_pci_set_msix_config_vector
+ffffffff81a0c540 T virtio_pci_find_cap
+ffffffff81a0c710 T virtio_pci_attach_10
+ffffffff81a0cbe0 T virtio_pci_attach_09
+ffffffff81a0cd50 T virtio_pci_adjust_config_region
+ffffffff81a0ce10 T virtio_pci_setup_msix
+ffffffff81a0cfe0 T virtio_pci_legacy_intr
+ffffffff81a0d0b0 T virtio_pci_legacy_intr_mpsafe
+ffffffff81a0d160 T virtio_pci_free_irqs
+ffffffff81a0d320 T virtio_pci_negotiate_features_10
+ffffffff81a0d5d0 T virtio_pci_msix_establish
+ffffffff81a0d7f0 T virtio_pci_config_intr
+ffffffff81a0d830 T virtio_pci_shared_queue_intr
+ffffffff81a0d840 T virtio_pci_queue_intr
 ffffffff81a0e000 T dwiic_pci_match
 ffffffff81a0e030 T dwiic_pci_attach
 ffffffff81a0e410 T dwiic_pci_activate
@@ -42908,17 +42908,17 @@ ffffffff8287f080 r unimappings
 ffffffff8287f230 r replacements
 ffffffff82882adb r apollo_pio_rec
 ffffffff828d18dd r apollo_udma33_tim
-ffffffff828e766f r pp_r600_decoded_lanes
-ffffffff8291f280 r cmd680_setup_channel.udma_tbl
-ffffffff82927a39 r apollo_udma100_tim
-ffffffff82927a3f r cmd0646_9_tim_udma
-ffffffff8293683b r substchar
-ffffffff8298f2bd r apollo_udma133_tim
-ffffffff8298f2c4 r apollo_udma66_tim
-ffffffff8298f2ee r cy_pio_rec
-ffffffff82994c90 R drm_ca
-ffffffff82994cb8 R drm_filtops
-ffffffff82994ce8 R drmread_filtops
+ffffffff828e767d r pp_r600_decoded_lanes
+ffffffff8291f28e r cmd680_setup_channel.udma_tbl
+ffffffff82927a47 r apollo_udma100_tim
+ffffffff82927a4d r cmd0646_9_tim_udma
+ffffffff82936849 r substchar
+ffffffff8298f2cb r apollo_udma133_tim
+ffffffff8298f2d2 r apollo_udma66_tim
+ffffffff8298f2fc r cy_pio_rec
+ffffffff82994c98 R drm_ca
+ffffffff82994cc0 R drm_filtops
+ffffffff82994cf0 R drmread_filtops
 ffffffff82995000 r vga_emulops
 ffffffff82995048 R vga_stdscreen
 ffffffff82995078 R vga_stdscreen_mono