--- 7.3/2023-06-01T06:17:21Z/2023-05-29T00:00:00Z/nm-bsd-ot14.txt	Sat Jun  3 20:55:12 2023
+++ 7.3/2023-06-01T06:17:21Z/2023-05-30T00:00:00Z/nm-bsd-ot14.txt	Sat Jun  3 22:54:26 2023
@@ -13442,79 +13442,79 @@ ffffffff816a27b0 T virtio_stop_vq_intr
 ffffffff816a2840 T virtio_start_vq_intr
 ffffffff816a3000 T vio_match
 ffffffff816a3040 T vio_attach
-ffffffff816a3570 T vio_alloc_dmamem
-ffffffff816a36f0 T vio_free_dmamem
-ffffffff816a3770 T vio_alloc_mem
-ffffffff816a3b30 T vio_get_lladr
-ffffffff816a3c20 T vio_put_lladr
-ffffffff816a3cf0 T vio_rx_intr
-ffffffff816a3d70 T vio_tx_intr
-ffffffff816a3dd0 T vio_ctrleof
-ffffffff816a3e80 T vio_start
-ffffffff816a4340 T vio_ioctl
-ffffffff816a44f0 T vio_media_change
-ffffffff816a4520 T vio_media_status
-ffffffff816a45e0 T vio_config_change
-ffffffff816a4670 T vio_txtick
-ffffffff816a46d0 T vio_rxtick
-ffffffff816a4710 T vio_link_state
-ffffffff816a47a0 T vio_init
-ffffffff816a4880 T vio_stop
-ffffffff816a4af0 T vio_populate_rx_mbufs
-ffffffff816a4da0 T vio_iff
-ffffffff816a4f80 T vio_rxeof
-ffffffff816a51c0 T vio_tx_drain
-ffffffff816a5280 T vio_rx_drain
-ffffffff816a5330 T vio_txeof
-ffffffff816a54f0 T vio_encap
-ffffffff816a55c0 T vio_add_rx_mbuf
-ffffffff816a5690 T vio_free_rx_mbuf
-ffffffff816a5710 T vio_ctrl_rx
-ffffffff816a5b30 T vio_wait_ctrl
-ffffffff816a5bf0 T vio_wait_ctrl_done
-ffffffff816a5cc0 T vio_ctrl_wakeup
-ffffffff816a5ce0 T vio_set_rx_filter
+ffffffff816a3590 T vio_alloc_dmamem
+ffffffff816a3710 T vio_free_dmamem
+ffffffff816a3790 T vio_alloc_mem
+ffffffff816a3b50 T vio_get_lladr
+ffffffff816a3c40 T vio_put_lladr
+ffffffff816a3d10 T vio_rx_intr
+ffffffff816a3d90 T vio_tx_intr
+ffffffff816a3df0 T vio_ctrleof
+ffffffff816a3ea0 T vio_start
+ffffffff816a4360 T vio_ioctl
+ffffffff816a4510 T vio_media_change
+ffffffff816a4540 T vio_media_status
+ffffffff816a4600 T vio_config_change
+ffffffff816a4690 T vio_txtick
+ffffffff816a46f0 T vio_rxtick
+ffffffff816a4730 T vio_link_state
+ffffffff816a47c0 T vio_init
+ffffffff816a48a0 T vio_stop
+ffffffff816a4b10 T vio_populate_rx_mbufs
+ffffffff816a4dc0 T vio_iff
+ffffffff816a4fa0 T vio_rxeof
+ffffffff816a51e0 T vio_tx_drain
+ffffffff816a52a0 T vio_rx_drain
+ffffffff816a5350 T vio_txeof
+ffffffff816a5510 T vio_encap
+ffffffff816a55e0 T vio_add_rx_mbuf
+ffffffff816a56b0 T vio_free_rx_mbuf
+ffffffff816a5730 T vio_ctrl_rx
+ffffffff816a5b50 T vio_wait_ctrl
+ffffffff816a5c10 T vio_wait_ctrl_done
+ffffffff816a5ce0 T vio_ctrl_wakeup
+ffffffff816a5d00 T vio_set_rx_filter
 ffffffff816a7000 T vioblk_match
 ffffffff816a7040 T vioblk_attach
-ffffffff816a72e0 T vioblk_scsi_cmd
-ffffffff816a7980 T vioblk_vq_done
-ffffffff816a7a60 T vioblk_req_get
-ffffffff816a7ad0 T vioblk_req_put
-ffffffff816a7b20 T vioblk_alloc_reqs
-ffffffff816a8010 T vioblk_vq_done1
-ffffffff816a8150 T vioblk_reset
-ffffffff816a8200 T vioblk_scsi_done
-ffffffff816a8220 T vioblk_scsi_inq
-ffffffff816a8340 T vioblk_scsi_capacity
-ffffffff816a83e0 T vioblk_scsi_capacity16
+ffffffff816a7300 T vioblk_scsi_cmd
+ffffffff816a79a0 T vioblk_vq_done
+ffffffff816a7a80 T vioblk_req_get
+ffffffff816a7af0 T vioblk_req_put
+ffffffff816a7b40 T vioblk_alloc_reqs
+ffffffff816a8030 T vioblk_vq_done1
+ffffffff816a8170 T vioblk_reset
+ffffffff816a8220 T vioblk_scsi_done
+ffffffff816a8240 T vioblk_scsi_inq
+ffffffff816a8360 T vioblk_scsi_capacity
+ffffffff816a8400 T vioblk_scsi_capacity16
 ffffffff816a9000 T viomb_match
 ffffffff816a9040 T viomb_attach
-ffffffff816a9430 T viomb_config_change
-ffffffff816a9480 T viomb_inflate_intr
-ffffffff816a9600 T viomb_deflate_intr
-ffffffff816a9740 T viomb_read_config
-ffffffff816a97c0 T viomb_worker
-ffffffff816a9870 T viomb_inflate
-ffffffff816a9a50 T viomb_deflate
-ffffffff816a9c80 T viomb_vq_dequeue
+ffffffff816a9440 T viomb_config_change
+ffffffff816a9490 T viomb_inflate_intr
+ffffffff816a9610 T viomb_deflate_intr
+ffffffff816a9750 T viomb_read_config
+ffffffff816a97d0 T viomb_worker
+ffffffff816a9880 T viomb_inflate
+ffffffff816a9a60 T viomb_deflate
+ffffffff816a9c90 T viomb_vq_dequeue
 ffffffff816aa000 T viornd_match
 ffffffff816aa040 T viornd_attach
-ffffffff816aa290 T viornd_vq_done
-ffffffff816aa3b0 T viornd_tick
+ffffffff816aa2a0 T viornd_vq_done
+ffffffff816aa3c0 T viornd_tick
 ffffffff816ab000 T vioscsi_match
 ffffffff816ab040 T vioscsi_attach
-ffffffff816ab310 T vioscsi_scsi_cmd
-ffffffff816ab640 T vioscsi_vq_done
-ffffffff816ab720 T vioscsi_req_get
-ffffffff816ab790 T vioscsi_req_put
-ffffffff816ab7e0 T vioscsi_alloc_reqs
-ffffffff816abc50 T vioscsi_req_done
+ffffffff816ab320 T vioscsi_scsi_cmd
+ffffffff816ab650 T vioscsi_vq_done
+ffffffff816ab730 T vioscsi_req_get
+ffffffff816ab7a0 T vioscsi_req_put
+ffffffff816ab7f0 T vioscsi_alloc_reqs
+ffffffff816abc60 T vioscsi_req_done
 ffffffff816ac000 T vmmci_match
 ffffffff816ac040 T vmmci_attach
-ffffffff816ac120 T vmmci_activate
-ffffffff816ac190 T vmmci_config_change
-ffffffff816ac2a0 T vmmci_tick_hook
-ffffffff816ac3a0 T vmmci_tick
+ffffffff816ac140 T vmmci_activate
+ffffffff816ac1b0 T vmmci_config_change
+ffffffff816ac2c0 T vmmci_tick_hook
+ffffffff816ac3c0 T vmmci_tick
 ffffffff816ad000 T pcimatch
 ffffffff816ad080 T pciattach
 ffffffff816ad1c0 T pcidetach
@@ -17715,36 +17715,36 @@ ffffffff818cb030 T xspd_attach
 ffffffff818cb1f0 T xspd_intr
 ffffffff818cc000 T virtio_pci_match
 ffffffff818cc080 T virtio_pci_attach
-ffffffff818cc430 T virtio_pci_detach
-ffffffff818cc510 T virtio_pci_kick
-ffffffff818cc570 T virtio_pci_read_device_config_1
-ffffffff818cc5a0 T virtio_pci_read_device_config_2
-ffffffff818cc5d0 T virtio_pci_read_device_config_4
-ffffffff818cc600 T virtio_pci_read_device_config_8
-ffffffff818cc680 T virtio_pci_write_device_config_1
-ffffffff818cc6b0 T virtio_pci_write_device_config_2
-ffffffff818cc6e0 T virtio_pci_write_device_config_4
-ffffffff818cc710 T virtio_pci_write_device_config_8
-ffffffff818cc780 T virtio_pci_read_queue_size
-ffffffff818cc7f0 T virtio_pci_setup_queue
-ffffffff818ccae0 T virtio_pci_set_status
-ffffffff818ccb60 T virtio_pci_negotiate_features
-ffffffff818ccca0 T virtio_pci_poll_intr
-ffffffff818ccd10 T virtio_pci_find_cap
-ffffffff818cced0 T virtio_pci_attach_10
-ffffffff818cd310 T virtio_pci_attach_09
-ffffffff818cd450 T virtio_pci_adjust_config_region
-ffffffff818cd4f0 T virtio_pci_setup_msix
-ffffffff818cd850 T virtio_pci_legacy_intr
-ffffffff818cd8f0 T virtio_pci_legacy_intr_mpsafe
-ffffffff818cd980 T virtio_pci_free_irqs
-ffffffff818cdbd0 T virtio_pci_negotiate_features_10
-ffffffff818cde10 T virtio_pci_msix_establish
-ffffffff818cdee0 T virtio_pci_set_msix_queue_vector
-ffffffff818cdf60 T virtio_pci_set_msix_config_vector
-ffffffff818cdfa0 T virtio_pci_config_intr
-ffffffff818cdfe0 T virtio_pci_shared_queue_intr
-ffffffff818cdff0 T virtio_pci_queue_intr
+ffffffff818cc420 T virtio_pci_detach
+ffffffff818cc500 T virtio_pci_kick
+ffffffff818cc560 T virtio_pci_read_device_config_1
+ffffffff818cc590 T virtio_pci_read_device_config_2
+ffffffff818cc5c0 T virtio_pci_read_device_config_4
+ffffffff818cc5f0 T virtio_pci_read_device_config_8
+ffffffff818cc670 T virtio_pci_write_device_config_1
+ffffffff818cc6a0 T virtio_pci_write_device_config_2
+ffffffff818cc6d0 T virtio_pci_write_device_config_4
+ffffffff818cc700 T virtio_pci_write_device_config_8
+ffffffff818cc770 T virtio_pci_read_queue_size
+ffffffff818cc7e0 T virtio_pci_setup_queue
+ffffffff818ccad0 T virtio_pci_set_status
+ffffffff818ccb50 T virtio_pci_negotiate_features
+ffffffff818ccc90 T virtio_pci_poll_intr
+ffffffff818ccd00 T virtio_pci_find_cap
+ffffffff818ccec0 T virtio_pci_attach_10
+ffffffff818cd300 T virtio_pci_attach_09
+ffffffff818cd440 T virtio_pci_adjust_config_region
+ffffffff818cd4e0 T virtio_pci_setup_msix
+ffffffff818cd840 T virtio_pci_legacy_intr
+ffffffff818cd8e0 T virtio_pci_legacy_intr_mpsafe
+ffffffff818cd970 T virtio_pci_free_irqs
+ffffffff818cdbc0 T virtio_pci_negotiate_features_10
+ffffffff818cde00 T virtio_pci_msix_establish
+ffffffff818cded0 T virtio_pci_set_msix_queue_vector
+ffffffff818cdf50 T virtio_pci_set_msix_config_vector
+ffffffff818cdf90 T virtio_pci_config_intr
+ffffffff818cdfd0 T virtio_pci_shared_queue_intr
+ffffffff818cdfe0 T virtio_pci_queue_intr
 ffffffff818cf000 T dwiic_pci_match
 ffffffff818cf030 T dwiic_pci_attach
 ffffffff818cf350 T dwiic_pci_activate